法器的日文

• 本論文では，冗長２進表現を用いた量子回路による加算器の設計について考察を行った．
  本文主要就基于使用冗长２进制表现的量子电路设计加法器进行了考察。
• よって，ＩＥＥＥ規格の方がＵＲＲに比べてビット数が小さいため遅延の小さい加算器になる．
  ＩＥＥＥ规格比ＵＲＲ的字节数小，所以只需要延迟小的加法器。
• 算術演算回路は全加算器やカウンタなどの基本的なセルを組み合わせて構成されることが多い．
  算术操作电路很多都是组合全加法器或计算器等基本的单元构成。
• また，加算器全体を表すエンティティでは，１桁のＲＢ加算器を１段のＣＴＤで表す．
  另外，表示全体加法器的存在中，１进位的ＲＢ加法器用１层的ＣＴＤ表示。
• また，加算器全体を表すエンティティでは，１桁のＲＢ加算器を１段のＣＴＤで表す．
  另外，表示全体加法器的存在中，１进位的ＲＢ加法器用１层的ＣＴＤ表示。
• この回路も以下で示すとおり加算器として動作する．
  这个电路也和如下叙述的一样，作为加法器工作。
• 前節で設計した加算器の時間計算量について論じる．
  本节论述上一节所设计的加法器的时间计算量。
• 順次桁上げ加算器の多重故障を考える前に，まず全加算器における多重故障を考える．
  在考虑顺次进位加法器多重故障之前，首先我们将考虑在全加法器中的多重故障。
• 順次桁上げ加算器の多重故障を考える前に，まず全加算器における多重故障を考える．
  在考虑顺次进位加法器多重故障之前，首先我们将考虑在全加法器中的多重故障。
• このため，乗算器は符号あり３１ビット乗算となる．
  所以，乘法器就形成了有符号３１字节乘法。