キャリー造句

• 再移入時にこれらの因子や細胞がキャリーオーバーされる可能性はないだろうか。
  再移入时，这些因子和细胞是否能被保持下去？
• 表面閉塞剤を用いると吸着損失が低下しキャリーオーバが最小になった。
  使用表面闭塞剂的话，吸附损失就会下降，ｃａｒｒｙ　ｏｖｅｒ变为最小。
• ただし，キャリーの入出力は，？１，０，１の値をとる変数として２ビットに符号化する．
  只是球程的输入输出作为取１，０，１值的参数编码为２ＢＩＴ。
• このとき，加算結果を得る前にＰｉ＋１に送るべきキャリービットが求められる場合がある．
  这时，在获得加法计算结果之前，有时需要求进到Ｐｉ＋１的位。
• 全加算器セルのツリーと，桁上げ吸収にはバイナリルックアヘッドキャリー加算器を用いている．
  在全加法器单元的树和进位吸收上利用的是二进制进位加法器。
• また，２つの部分ビット列の最上位ビットがともに１ならば加算結果のキャリービットは１である．
  此外，若２个部分比特序列的最上位比特都是１，则加法计算结果的进位位为１。
• 桁上げ吸収回路には，セル種類の少なさと構造の規則性の高さからバイナリルックアヘッドキャリー加算器を採用した．
  在进位吸收电路中，由于单元种类少和构造规则性高，所以采用了二进制进位加法器。
• キャリーを利用して条件分岐をなくした例は，さきほどの近似による書換え例のうち，近似区間分けのところで使用している．
  利用进位并且消除条件分歧的实例有，在之前依据近似而重写的例子中，在分开近似区间时使用。
• ここで，１段目のキャリー出力は次桁２段目のキャリー入力，２段目のキャリー出力は次桁３段目のキャリー入力とする．
  在此，设第１层的球程输出为下一进位第２层的球程输入，第２层的球程输出为下一进位第３层的球程输入。
• ここで，１段目のキャリー出力は次桁２段目のキャリー入力，２段目のキャリー出力は次桁３段目のキャリー入力とする．
  在此，设第１层的球程输出为下一进位第２层的球程输入，第２层的球程输出为下一进位第３层的球程输入。
• ここで，１段目のキャリー出力は次桁２段目のキャリー入力，２段目のキャリー出力は次桁３段目のキャリー入力とする．
  在此，设第１层的球程输出为下一进位第２层的球程输入，第２层的球程输出为下一进位第３层的球程输入。
• ここで，１段目のキャリー出力は次桁２段目のキャリー入力，２段目のキャリー出力は次桁３段目のキャリー入力とする．
  在此，设第１层的球程输出为下一进位第２层的球程输入，第２层的球程输出为下一进位第３层的球程输入。
• 一方，２つの部分ビット列の最上位ビットが互いに異なる場合には，ＰｉはＰｉ？１からキャリービットが送られてくるまで待たなければならない．
  而当２个部分比特序列的最上位比特各不相同时，Ｐｉ就得等Ｐｉ―１送来进位位。
• キャリービットが最下位のＰＥから最上位のＰＥまで逐次的に伝わる最悪のデータを対象として実測した実行時間を図７に示す．
  图７表示的是以从进位位最下位的ＰＥ到最上位的ＰＥ依次传递的最糟糕的数据为对象进行实测的执行时间。
• 総和加算の最終段には，高速性とセル種類の少なさおよび規則性の高さからバイナリルックアヘッドキャリー加算器（ＢＬＣＡ）を用いた．
  在总和加算的最终段，由于高速性和单元种类稀少以及规则性高，所以使用了二进制进位加法器（ＢＬＣＡ）。
• もし入力となる２つの部分ビット列の最上位ビットがともに０ならば，加算結果のキャリービットはＰｉ？１からの桁上げにかかわらず０である．
  若输入的２个部分比特序列的最上位比特都是０，则不管来自Ｐｉ―１的进位是多少，加法计算结果的进位位都是０。
• 加算や減算などの命令ではキャリーを保持しながら計算を行う回路構成になるが，論理積や排他的論理和ではキャリーを必要としない．
  加法或者减法等的命令中，一边保持进位，一边进行计算的电路作成，在逻辑积和“异”（注：专业术语本身带有引号）中，不需要进位。
• 加算や減算などの命令ではキャリーを保持しながら計算を行う回路構成になるが，論理積や排他的論理和ではキャリーを必要としない．
  加法或者减法等的命令中，一边保持进位，一边进行计算的电路作成，在逻辑积和“异”（注：专业术语本身带有引号）中，不需要进位。
• これらの場合にはＰｉはＰｉ？１からキャリービットが送られてくるのを待つことなくＰｉ＋１にキャリービットを送ることができるので，送信側のＰｉと受信側のＰｉ＋１は並列に動作する．
  这些情况下，Ｐｉ可不等Ｐｉ―１送来进位位就向Ｐｉ＋１发送进位位，所以发送信息的Ｐｉ和接收信息的Ｐｉ＋１并行工作。
• これらの場合にはＰｉはＰｉ？１からキャリービットが送られてくるのを待つことなくＰｉ＋１にキャリービットを送ることができるので，送信側のＰｉと受信側のＰｉ＋１は並列に動作する．
  这些情况下，Ｐｉ可不等Ｐｉ―１送来进位位就向Ｐｉ＋１发送进位位，所以发送信息的Ｐｉ和接收信息的Ｐｉ＋１并行工作。