协处理器造句

造句与例句手机版

嵌入式系统中的语音协处理器的设计
本文的重点是协处理器算法、数据通道、控制通道及其模块的设计与研究。
本文的研究成果已成功应用在与m80c287兼容的军用协处理器设计上。
默认情况下，编译器使用协处理器的80位寄存器保存浮点计算的中间结果。
本设计是采用全定制的设计方法，设计与intelm80c287协处理器完全兼容的符合军品要求的军用协处理器。
协处理器作为高速浮点运算部件，对提高cpu的运算速度、运算精度有着重要的协同作用。
Amex86系统由一个整数处理部件( cpu ) 、一个浮点处理部件(数学协处理器)和一个保护测试单元组成。
协处理器作为高速度和高精度的关键运算部件，其性能直接影响系统的浮点运算能力。
数学协处理器与asp公用一个可重构逻辑资源，由x86主处理器分时异步地重构为不同的专用部件。
本文重点研究了基于fpga的实时多目标捕获模块和距离运算协处理器的设计与实现。
用协处理器造句挺难的，這是一个万能造句的方法
负责本公司的多媒体协处理器(基于arm )的技术支持，包括底层驱动和上层api代码到客户的基带以及硬件电路的检查。
其中第七章是介绍只与mpeg - 2解码有关的vld协处理器，第八章讲述运用vld实现mpeg - 2解码器的过程，其中包括运用psos对任务进行调度。
Equator公司高性能dsp芯片mapca为视频留的实时处理提供了硬件基础： vilw结构的核心处理器； datastreamerdma控制器；可变长编码解码协处理器等。
Weca还准备引入最新的安全性协议aes ，但aes至今还需要通过使用协处理器来对加密进行额外的硬件加速目前的移动设备还没有这一功能。
本论文在综合考虑芯片的性能、时序、面积、功耗和工艺等约束条件下，从结构、算法、数据通道以及电路的具体实现等方面入手对协处理器优化设计。
这是因为powerpc核心速度非常快，而且非常小（这样可以在芯片上为定制留出更多空间）；另外一个原因是由于powerpc体系结构可以与多个协处理器组合使用。
本文对网络处理器的并行体系结构进行了深入研究,将网络处理器的并行处理分三个层次,分别是pe ( processingelement ,处理单元)内部并行, pe间并行和pe与协处理器间并行。
然后,论文对距离运算定义和fpga实现必要性进行了讨论,对距离运算协处理器模块划分、子模块设计与实现进行了深入讨论,并对设计进行了仿真验证和性能分析,得出了设计结论。
本文在原有vxi总线四通道计数器模块的设计基础上,通过对原模块缺陷的分析,采用一些新的技术和新的电子器件来重新设计该计数器模块:采用最新的fpga技术来提高数字电路的集成度,将原模块中的所有数字电路全部集成在fpga芯片中,这样不仅能节约成本,还能提高电路的可靠性和测量精度;采用高速的数字信号处理器( dsp )取代原有的单片机作为协处理器,来接收vxi发来的各种命令,分析命令、执行命令、协调模块各部分的工作以及对数据的处理;采用转换速率更高的比较器芯片将输入的被测信号转换为fpga芯片能够识别的方波信号,能极大提高测量频率的范围;采用d / a转换芯片和隔离运算放大器得到隔离通道所需的比较电平,该比较电平值能够根据实际需求进行设置,能增强模块的使用灵活性。
在笔者设计的系统中, ime6400作为专门进行数字视频信号压缩的协处理器,与s3c2410x协同工作,完成视频信号的获取,压缩等工作;同时利用芯片的片内外设(如ad转换器和i / o口) ,完成汽车行驶过程中开关量和模拟量的获取和存储,以满足一个记录仪的基本功能需求。