logic synthesis中文是什么意思

发音:

中文翻译
造句

逻辑合成
逻辑综合

logic n. 1.逻辑，理论学。 2.推理[方法]；逻辑性，条理 ...
synthesis n. (pl. -ses ) 综合，【化学】合成；【逻辑 ...
synthesis, logic 逻辑合成
synthesis of threshold logic 阈逻辑综合
threshold logic synthesis 阈逻辑综合
for synthesis 合成用
synthesis n. (pl. -ses ) 综合，【化学】合成；【逻辑学】综合(法)；【语言学】综合(性)；语词的合成；【医学】接合；【物理学】合成综合。
-logic -logic, -logical 〔构成与 -logy 结尾的名词相应的形容词〕表示“…学的”： biological, philological.
and logic “与”逻辑
logic n. 1.逻辑，理论学。 2.推理[方法]；逻辑性，条理性。 3. 威力，压力，强制(力)。 deductive [inductive] logic演绎[归纳]逻辑。 dialectical logic辩证逻辑。 formal logic形式逻辑。 a gangster logic强盗逻辑，恶徒的歪理[言行]。 mathematical logic数理逻辑。 pure logic纯粹逻辑。 He is not governed by logic. 他没有逻辑性。 That is not logic. 那不合逻辑。 the irresistible logic of facts 事实的不可抗拒的威力。 the logic of events [war] 事件[战争]的强制力。 His logic is shaky. 他的推理站不住脚。 chop logic 诡辩。
logic-and 逻辑“与”
or logic 或逻辑
abiotic synthesis 非生物合成
active synthesis 有源综合
additive synthesis 附加合成
admittance synthesis 导纳综合
alfene synthesis 铝烯合成法
alfol synthesis 铝醇合成法
alternative synthesis 别种合成法
amidine synthesis 脒合成
ammonia synthesis 氨的合成; 氨合成法; 合成氨
analog synthesis 模拟综合
analysis and synthesis 分析和综合; 分析与综合
analysis by synthesis 综合分析
anodic synthesis 阳极合成

"查查词典"手机版

千万人都在用的超大词汇词典翻译APP

例句与用法

Then , the external interface , interface timing and data structure of dw8051 ip core are illustrated in detail according to mcs - 51 signal chip . afterwards , the peripheral modules have been framed and designed from system level to register - transmission - logic ( rtl ) level according to the ic card telephone application . finally , the logic synthesis methodology , static timing analysis strategy and prototype emulate are proposed and used for the analysis of simulation results
论文的研究从soc的概述引入,介绍了soc的现状;其次,结合mcs - 51单片机,给出了synopsys公司的ip核dw8051的外部接口及接口时序和数据结构;然后,根据智能ic卡话机的应用需要,从系统级到寄存器传输级( rtl )对dw8051核的外围电路接口模块进行详细规划和设计;最后,详细给出了soc设计流程中的逻辑综合技术、静态时序分析技术和仿真测试方案,并将其运用到论文的研究工作之中,给出了相关仿真测试结果。

更多例句： 1 2 3

百科解释

In electronics, logic synthesis is a process by which an abstract form of desired circuit behavior, typically register transfer level (RTL), is turned into a design implementation in terms of logic gates. Common examples of this process include synthesis of HDLs, including VHDL and Verilog.

详细百科解释